将芯片EDA引入电池研发-想让新能源技术开发真正变新丨早期项目-MattVerse

本文讨论了新能源行业技术开发过程中存在的问题，并介绍了MattVerse团队针对新能源领域提出的创新解决方案。文中指出，新能源领域的技术开发仍然采用传统的试错式方法，效率低、成本高。相比之下，半导体行业已经采用了电子设计自动化（EDA）解决类似问题。MattVerse团队致力于开发针对新能源领域的AI+多尺度仿真技术，旨在实现电池设计自动化（BDA），提供数字化解决方案，从研发设计到生产应用，实现电池产品的理解、预测和优化。

在技术层面上，MattVerse团队掌握了能够正确描述电化学过程的开放体系量子力学算法和基于机器学习的DFT交换相关泛函技术等核心技术。他们通过集中运用AI能力，校正计算产生的系统性误差，从而提高预测准确性。团队还开发了嵌入物理底层的深度学习模型来提高量子力学计算的准确性。

在电芯环节，MattVerse团队运用量子力学算法模拟电化学过程，创建数字化仿真电池模型，包括材料电导率、传热性等性质参数。他们还整合了电池老化模型、热传导模型等算法，提高电池性能、生命周期和安全性。相比传统模型软件，MattVerse相关模型更具针对性和效率优势。

团队还计划开发电池系统级别的仿真模型，建立电池多维度健康评估体系。通过物理模型和机器学习方法，他们希望克服数据需求量大、通用性有限等问题，降低预测难度和成本。MattVerse团队还将探索智能充电策略研究等衍生应用。

在商业模式和落地进展方面，MattVerse团队已经与下游客户展开对接，提供CRO或SaaS服务，同时推进自主开发IP并推动商业化。目前已有签约客户，多个项目正在洽谈中。团队成员来自不同高校，CEO陈曙光和CTO官向国具有丰富的技术开发经验。

---

我想知道EDA的发展前景和EDA开发的优缺点

EDA（Electronic Design AUTOMATION）工程就是以计算机为工作平台，以EDA软件工具为开发环境，以可编程器件为实验载体，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。 EDA工程广义的定义范围包括半导体工艺设计自动化、可编程器件设计自动化、电子系统设计自动化、印刷电路板设计自动化、仿真与测试故障诊断以及形式验证自动化。 EDA工程的狭义的定义范围是电子设计自动化，不包含电子生产自动化。 随着半导体工艺水平的不断提高，芯片中已经能够集成几百万门电路，一个完整的数字系统集成于一块芯片上（SYSTEM On a Chip-SOC）已成为可能，而经典的电子设计方法完成这样的设计已十分困难。 随着电子技术、计算机硬件、软件的不断发展，计算机应用水平的不断提高，人们已能利用计算机进行电子系统辅助设计，大大提高了设计效率，减轻了设计人员的劳动，缩短了设计周期，提高了设计成功率，减少了设计缺陷。 EDA工具的出现，给电子系统设计带来了革命性的变化。 随着INTEL公司Pentium处理器的推出，ALTERA、XILINX等公司几十万门乃至上百万门规模的FPGA的上市，以及大规模的芯片组和高速、高密度印刷电路板的应用，EDA工程在功能仿真、时序分析、集成电路自动测试、高速印刷电路板设计及操作平台的扩展等方面都面临着新的巨大的挑战。 这些问题实际上也是新一代EDA技术未来发展的趋势。 EDA工程的主要设计对象是超大规模专用集成电路，怎样对一片超大规模集成电路进行功能划分、行为描述、逻辑综合、时序分析、故障测试、形式验证是EDA工程解决的主要问题。 EDA工具是一种以计算机为基本工作平台，利用计算机图形学、拓扑逻辑学、计算数学以及人工智能学等多种计算机应用学科的最渐成果而开发出来的一整套软件工具，是一种帮助电子设计工程师从事屯子元件产品和系统设计的综合工具。 EDA工程的主要特征是:硬件工具采用工作站和高档微机，软件采用EDA工具，功能包括:原理图输入、硬件描述语言输入、波型输入、仿真设计、可测试设计、逻辑综合、形式验证、时序分析等各个方面。 设计方法采用自顶向下的方法，设计工作从高层开始，使用标准化硬件描述语言(VHD或VerilogHD等)描述电路行为，自顶向下跨过各个层次，完成整个电子系统的设计。 EDA工程另一特征是肿模块的设计和可重复利用。 由于IP的重复利用，引发的IP模块可交流性。 电子文件格式转换问题，不同EDA工具的相互兼容问题，都是EDA工程研究的范畴。 EDA工程采用高级语言描述，具有系统级仿真和综合能力。 它主要采用并行工程和自顶向下的设计方法，使开发者从一开始就要考虑到产品生成周期的诸多方面，包括质量、成本、开发时间及用户的需求等。 然后从系统设计入手，在顶层进行功能方框图的划分和结构设计。 在方框图一级进行仿真、纠错，并用VHDL、VHDL、VerilogHDL等硬件描述语言对高层次的系统行为进行描述。 在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。 近几年，硬件描述语言等设计数据格式的逐步标准化，不同设计风格和应用的要求导致各具特色的邱A工具被集成在同一个工作站上，从而使EDA框架结构日趋标准化。 集成设计环境日趋完善。 EDA工具的开发经历了两个大的阶段:物理工具阶段和逻辑工具阶段。 物理工具用来完成设计中的实际物理问题，如芯片布局、印刷电路板布线等;逻辑工具是基于网表、布尔逻辑、传输时序等概念。 首先由原理图编辑器或硬件描述语言进行设计输入，然后利用EDA系统完成综合、仿真、优化等过程，最后生成物理工具可以接受的网表和VHDL、VerilogHDL的结构化描述。 2．SOC设计存在的问题和面临的挑战 面向SOC的设计方法主要包括三个方面:基于单片集成系统的软硬件协同设计和验证技术、I核生成及复用技术、超深亚微米(UDSM)集成电路的设计理论和技术。 基于单片集成系统的软硬件协同设计和验证理论是从一个给定的系统任务和行为需求描述着手，进行有效地系统任务和所需资源的分析，并对系统任务和行为需求进行划分和变换。 按照一定法则和规定能自动生成符合系统功能和行为规范要求的硬件和软件架构，并能按照事先的约定进行符合验证。 SOC的关键元素的IP核生成及复用技术主要是指构成所要求规格的硬核 (HardCore)、软核(SoftCore)和固核(Firm Core)生成理论和方法及复用技术两个方面。 所谓设计复用包含设计文件复用技术和如何生成可被他人复用的设计文件。 超深亚微米 (UDSM)集成电路的设计理论和技术是指集成电路设计规格(沟道、线宽等)进入0.1mm以下(即通常所说的纳米级设计)面临的挑战和所涉及的理论与方法等。 目前的SOC设计方法所涉及的理论基础基本上建立在等比例规则之上或在准等比例规则之上。 当芯片设计进入纳米后出现许多新的物理现象，这是设计者事先估计不到的。 除此以外，芯片复杂性带来的SOC可测性问题、信号完整性问题、内联功耗问题、芯片的天线效应和电磁效应问题以及有可能冲击许多已经存在的极限，如封装极限等，这都严重制约着SOC的深亚微米设计技术的发展。 现今，工作站/台式计算机中的微处理器接到外界的热阻值 (等于在连接温度减去外界温度后除以芯片功耗)的允许极限在0.6-1°C/W范围内(相当于环境温度45°C时，连接温度约100°C)。 ITRS推算预测鉴于成本限制，连接温度要从1999年的100°C降到85°C，即热阻值在未来三年要控制在0.25°C/W之内。 这留给设计课题的空间就相当有限。 因此必须变革设计方法，必须研究EDA存在的理论和方法。 海外发展 3．1 发展概述 2000至2003年间，高科技产业从总体上而言遇到了极大的挑战。 如图1所示，整个的市场条件处于一片暗淡之中，全球半导体R&D的支出正在不断减少，由此也影响了整个相应的市场，EDA公司的研发支出也在缩小，2002年下降了2%。 现今所面临的一个主要挑战是如何继续生存和繁荣，此时就更需要创新投资新技术：EDA必须适合变化的产业条件和结构而变化。 客户-供应商之间的关系正发生本质性的变化。 当半导体和系统公司合理分配它们在EDA技术中的投资时，伙伴关系就越来越重要了。 鉴于此，半导体技术现在所需的投资规模是前所未有的，发生着根本的转变，同时也暴露出了现今设计方法和工具所存在的局限。 因此无怪乎许多公司延迟了引入90纳米的技术节点。 由于nonrecurring ENGINEERING (NRE)和掩膜成本的提高,拥有ASIC设计所有权的成本正在增加。 各个设计公司避免设计初始，而选择用软件进行标准和定制设计。 可以这样说，传统的以ASIC为中心的EDA市场正在逐渐消退，而需要重新考虑整个设计过程。 系统级的设计理念正主导着将来电子系统新平台的定义。 不过，到目前为止，这个趋势并不明显，不过这种趋势正不断显现。 现在对于EDA团体而言别无选择，只能寻求其它的应用领域。 EDA的主要客户-半导体产业，正寻求其产品的另一个新的具有非常广泛影响应用领域，之前的主要应用领域为PC和移动电话。 电子学至今尚未渗透至引起人们极大兴趣的应用领域，这种想法得到了普遍的认同。 这种具有潜在的应用聚焦于从社会利益考虑的信息技术研究的中心。 如果我们认为这些应用理应主导将来的电子领域，那么EDA要做些什么来支持它们呢？一般来说，设计类型的选择应该有助于其各种形式的重复使用，如果NRE和掩膜成本按常数增长，那么相应的软件会比现在更易于使用。 特别通讯协议也将在设计过程中扮演重要的角色。 在设计方法的历史发展中，设计生产率的变化总是与在设计俘获中提高提取的水平相关，如图2所示为提取水平的变化趋势。 将来，EDA必须以比今天更粗略的间隔尺寸的块来进行工作以提供所需的生产率的增长，现在必须将视线转到系统级设计之上。 系统描述的神奇语言的出现，如SYSTEMC 和SYSTEM Verilog就是随着这种趋势而发展出现的。 但是，它们在更高水平的提取过程中会在系统设计问题上出现不足，大多是由于它们本身缺少一种清晰、明确的合成语义学系统。 核心竞争上去了，而将分派工程和系统组件的任务给了其它公司。 例如ERICSSON和Nokia正逐渐减少对于芯片设计的涉及。 结果，半导体公司就必须为它们的战略客户提供更多的服务，于是一些工程的责任就转移了。 同时，半导体公司正越来越依靠专业公司提供的知识产权，如提供处理器产权核心的ARM和提供库产权的Artist。 一些制造公司也开始了转变，如IBM和TSMC。 （

如何看待余承东表示华为手机芯片缺货， 麒麟芯片 9 月 15 日之后无法制造，将成为绝唱？

8月7日消息中国信息化百人会 2020 年峰会上，华为消费者业务 CEO 余承东表示由于美国的制裁，华为领先全球的麒麟系列芯片在 9 月 15 日之后无法制造，将成为绝唱。 余承东称，今年受到美国第二轮制裁的影响，华为的芯片没办法生产了，最近都在缺货阶段，华为的手机没有芯片了，没有了供应，造成今年发货量可能低于去年。 媒体不要加戏，神特么绝唱啊。 别为了流量咒死了麒麟行不，虽然短期内生产不了了，但是看目前态度，不会是绝唱的，除非有一天彻底放弃手机业务了。 会做的，而且即使是看生产，这波风波过去了，或者国内起来了，也会重新出现在大众视野之中。 这次大会，除去已经说了很多次的全场景、端管云之类的话，余承东在中国信息化百人会上的发言和PPT透露出的，可能大家比较感兴趣的信息如下：Mate40系列将会九月发布，搭载麒麟芯片。 华为将会扎根半导体制造。 今年手机发货量可能会比去年2.4亿少一些。 提到了TikTok，做了一点表态……第一点宣布了下半年华为自家顶级旗舰的发布时间，并且对“会不会下半年机子没有麒麟了要用联发科”这种问题做了回应，至少，Mate40系列会用麒麟芯片。 关于这台手机，我也挺期待的，目前我确认的提升是一个小点，不知道在大的方面会不会有创新和巨大提升，蹲一台，但是不知道能不能抢到，唉。 （所以快买P系列，Mate留给我hhh）华为 HUAWEI P40 Pro 麒麟990京东 6488.00去购买对了，除去华为Mate以外，新nova和荣耀V40系列大家也很关注，就目前消息，V40会有联发科版本（也就是说依然有麒麟？），nova不详但大致如此。 多方也透露了华为有对联发科大量下单的意向，说不定明年我们会看到联发科重新在手机端崛起。 第二点，关于这个有一张来源不明的拍摄图片：看PPT的意思，EDA写的是关键算法，个人猜测是指和华大九天等公司合作，或许并不是自己全包圆了，IDM后的内容应该就是华为会自己考虑深度参与制造的部分，“射频、功率、模拟、存储、传感等器件设计与制造工艺整合”。 这一块算是官宣要做，但是不知道具体会到什么范围、什么程度，而且就算要做，也要很久，大家还是淡定点，轻微沸腾一下下就好。 第三点是对自身出货量的估计，按照菊一贯特色和余承东的调性，说出这话，应该是今年确实不太好卖了，当然整个市场都这样。 事实上看华为今年的手机业务，海外大量经验丰富的操盘手回到了国内，全方位施压，“渡江战役”成果已现，华为国内份额已经到了40%+。 而对手们都在拼命反扑，并且是非常强烈的，对手实力也不弱，华为国内份额恐难以继续增加。 而在欧洲等华为传统强势区域，华为目前已经从第二落到三四名，部分地区甚至更差一些，局势不容乐观，不过很好的是国内厂商目前出海入欧的行动还不错，小米和OPPO都有很不错的战绩。 虽然看第二季度，华为创造了中国厂商的历史，达到了手机份额的第一名，但是这也是暗藏危机的，国内难以再提高，欧洲南美等地区还在艰难拓展，短期很可能会出现份额下跌的情况。 不过也要看到，印度对小米应用上的制裁，美国对头条、腾讯等厂的觊觎，今年政治风险可能会比较大，这些东西很难说鹿死谁手尚不可知。 总体还是希望国内厂商可以稳住份额吧，难的有一个大众且科技相关的领域我们具有很不错的形势。 余承东有句话说的不错，目前华为像是绑住手脚游泳比赛。 最近风波频起，或许今年也会有其他厂商感受这种痛苦，而且不仅仅是设备提供商，软件商也会有这种风险。 最后是余承东对TikTok的评价，提到了绝地求生和抖音海外版本的表现，整体还是比较正面，鼓励大家不仅仅在中国舒适区，更去多赚全球。 头条今天也总算明白了拖字决，给出了比较不错的回应，而不是火星视角之类的说法。 （其实有时候挺感慨 ，最近几年，这个世界太魔幻了，或许是新秩序要成立，所以一次次打破我们在旧秩序下的幻想。 换作两年前，你说中兴、大疆、华为，甚至头条、海康威视、欧菲光、腾讯、小米这些厂商会有这种待遇，肯定有一堆人说你迫害幻想，而现在都开始成真了。 有生之年不知道能不能看到新秩序。

用于项目开发的可编程芯片。

第1章 概 述 21世纪人类将全面进入信息化社会，对微电子信息技术和微电子VLSI基础技术将不断提出更高的发展要求，微电子技术仍将继续是21世纪若干年代中最为重要的和最有活力的高科技领域之一。 而集成电路(IC)技术在微电子领域占有重要的地位。 伴随着IC技术的发展，电子设计自动化(Electronic Design Automation EDA)己经逐渐成为重要设计手段，其广泛应用于模拟与数字电路系统等许多领域。 VHDL是广泛使用的设计输人硬件语言，可用于数字电路与系统的描述、模拟和自动设计/FPGA（复杂可编程逻辑器件/现场可编程门阵列）为数字系统的设计带灵活性，兼有串!并行工作方式和高集成度!高速!高可靠性等明显的特点，CPLD/FPGA的时钟延迟可达纳秒级，结合其并行工作方式，在超高速领域和实时测控方面有非常广泛的应用。 本次设计的目的是使用可编程逻辑器件设计一个专用的A/D转换器的控制器，取代常用的微控制器，用于数据采集。 本文讲述对A/D进行数据采样控制。 设计要求用一片CPLD/FPGA，模数转换控制器ADC和LED显示器构成一个数据采集系统，用CPLD/FPGA实现数据采集中对A/D 转换，数据运算，及有关数据的显示控制。 课题除了学习相应的硬件知识外，还要学习如何使用VHDL语言设计可编程逻辑器件。 未来的EDA技术向广度和深度两个方向发展. (1)在广度上，EDA技术会日益普及.在过去，由于EDA软件价格昂贵，对硬件环境要求高，其运行环境是工作站和UNIX操作系统.最近几年，EDA软件平台化进展迅速，这些PC平台上的EDA软件具有整套的逻辑设计、仿真和综合工具.随着PC机性能的提高，PC平台上的软件功能将会更加完善. (2)在深度上，EDA技术发展的下一步是ESDA伍electronic System Design Automation电子系统设计自动化)和CE (Concurrent Engineering并行设计工程).目前的各种EDA工具，如系统仿真，PCB布线、逻辑综合、DSP设计工具是彼此独立的.随着技术的发展，要求所有的系统工具在统一的数据库及管理框架下工作，由此提出了ESDA和CE概念。 第2章 EDA的发展历程及其应用 2.1电子设计自动化(EDA)发展概述 2.1.1什么是电子设计自动化(EDA ) 在电子设计技术领域，可编程逻辑器件(如PLD, GAL)的应用，已有了很好的普及。 这些器件为数字系统的设计带来极大的灵活性。 由于这类器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。 这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。 电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是20世纪90年代初从CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。 EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。 设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果。 尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。 当然，这里的所谓EDA主要是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已比较成熟，应用的普及程度也已比较大。 而模拟电子系统的EDA正在进入实用，其初期的EDA工具不一定需要硬件描述语言。 此外，从应用的广度和深度来说，由于电子信息领域的全面数字化，基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。 2.1.2 EDA的发展历史 EDA技术的发展始于70年代，至今经历了三个阶段。 电子线路的CAD(计算机辅助设计)是EDA发展的初级阶段，是高级EDA系统的重要组成部分。 它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图;采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。 这类专用软件大多以微机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于工程设计。 80年代初期，EDA技术开始技术设计过程的分析，推出了以仿真(逻辑模拟、定时分析和故障仿真)和自动布局与布线为核心的EDA产品，这一阶段的EDA已把三维图形技术、窗口技术、计算机操作系统、网络数据交换、数据库与进程管理等一系列计算机学科的最新成果引入电子设计，形成了CAE—计算机辅助工程。 也就是所谓的EDA技术中级阶段。 其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。 其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。 CAE这种以原理图为基础的EDA系统，虽然直观，且易于理解，但对复杂的电子设计很难达到要求，也不宜于设计的优化。 所以，90年代出现了以自动综合器和硬件描述语言为基础，全面支持电子设计自动化的ESDA(电子系统设计自动化)，即EDA阶段、也就是目前常说的EDA.过去传统的电子系统电子产品的设计方法是采用自底而上(Bottom_ Up)的程式，设计者先对系统结构分块，直接进行电路级的设计。 这种设计方式使设计者不能预测下一阶段的问题，而且每一阶段是否存在问题，往往在系统整机调试时才确定，也很难通过局部电路的调整使整个系统达到既定的功能和指标，不能保证设计一举成功。 EDA技术高级阶段采用一种新的设计概念:自顶而下(Top_ Down)的设计程式和并行工程(Concurrent engineering)的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。 此阶段EDA技术的主要特征是支持高级语言对系统进行描述，高层次综合(High Level Synthesis)理论得到了巨大的发展，可进行系统级的仿真和综合。 图2-1给出了上述三个阶段的示意图。 图2-1 EDA发展阶段示意图 2.1.3 EDA的应用 随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升;电子类的高新技术项目的开发也依赖于EDA技术的应用。 即使是普通的电子产品的开发，EDA技术常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性能价格比大幅提高。 不言而喻，EDA技术将迅速成为电子设计领域中的极其重要的组成部分。 电子设计专家认为，单片机时代已经结束，未来将是EDA的时代，这是极具深刻洞察力之言。 随着微电子技术的飞速进步，电子学进入了一个崭新的时代。 其特征是电子技术的应用以空前规模和速度渗透到各行各业。 各行业对自己专用集成电路(ASIC)的设计要求日趋迫切，现场可编程器件的广泛应用，为各行业的电子系统设计工程师自行开发本行业专用的ASIC提供了技术和物质条件。 与单片机系统开发相比，利用EDA技术对FPGA/CPLD的开发,通常是一种借助于软件方式的纯硬件开发，可以通过这种途径进行专用ASIC开发，而最终的ASIC芯片，可以是FPGA/CPLD，也可以是专制的门阵列掩模芯片，FPGA/ CPLD起到了硬件仿真ASIC芯片的作用。 2.2基于EDA的FPGA/ CPLD开发 我国的电子设计技术发展到今天，将面临一次更大意义的突破，即FPGA/CPLD (Field Programmable Gate Array，现场可编程门阵列/Complex Programmable Logic Device，复杂可编程逻辑器件)在EDA基础上的广泛应用。 从某种意义上说，新的电子系统运转的物理机制又将回到原来的纯数字电路结构，但却是一种更高层次的循环，它在更高层次上容纳了过去数字技术的优秀部分，对(Micro Chip Unit) MCU系统是一种扬弃，在电子设计的技术操作和系统构成的整体上发生了质的飞跃。 如果说MCU在逻辑的实现上是无限的话，那么FPGA/CPLD不但包括了MCU这一特点，而且可以触及硅片电路的物理极限，并兼有串、并行工作方式，高速、高可靠性以及宽口径适用性等诸多方面的特点。 不但如此，随着EDA技术的发展和FPGA/CPLD在深亚微米领域的进军，它们与MCU, MPU, DSP, A/D, D/A, RAM和ROM等独立器件间的物理与功能界限已日趋模糊。 特别是软/硬IP芯片(知识产权芯片;intelligence Property Core，一种已注册产权的电路设计)产业的迅猛发展，嵌入式通用及标准FPGA器件的呼之欲出，片上系统(SOC)已经近在咫尺。 FPGA/CPLD以其不可替代的地位及伴随而来的极具知识经济特征的IP芯片产业的崛起，正越来越受到业内人士的密切关注。 2.2.1 FPGA/CPLD简介 FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度已发展到现在的几百万门。 复杂可编程逻辑器件CPLD是由PAL (Programmable Array Logic，可编程阵列逻辑)或GAL (Generic Array Logic，通用阵列逻辑)发展而来的。 它采用全局金属互连导线，因而具有较大的延时可预测性，易于控制时序逻辑;但功耗比较大。 现场可编程门阵列(FPGA)是由可编程门阵列(MPGA)和可编程逻辑器件二者演变而来的，并将它们的特性结合在一起，因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。 FPGA通常由布线资源分隔的可编程逻辑单元(或宏单元)构成阵列，又由可编程Ir0单元围绕阵列构成整个芯片。 其内部资源是分段互联的，因而延时不可预测，只有编程完毕后才能实际测量。 CPLD和FPGA建立内部可编程逻辑连接关系的编程技术有三种:基于反熔丝技术的器件只允许对器件编程一次，编程后不能修改。 其优点是集成度、工作频率和可靠性都很高，适用于电磁辐射干扰较强的恶劣环境。 基于EEPROM存储器技术的可编程逻辑芯片能够重复编程100次以上，系统掉电后编程信息也不会丢失。 编程方法分为在编程器上编程和用下载电缆编程。 用下载电缆编程的器件，只要先将器件装焊在印刷电路板上，通过PC, SUN工作站、ATE(自动测试仪)或嵌入式微处理器系统，就能产生编程所用的标准5V, 3.3V或2.5V逻辑电平信号，也称为ISP (In System Programmable)方式编程，其调试和维修也很方便。 基于SRAM技术的器件编程数据存储于器件的RAM区中，使之具有用户设计的功能。 在系统不加电时，编程数据存储在EPROM、硬盘、或软盘中。 系统加电时将这些编程数据即时写入可编程器件，从而实现板级或系统级的动态配置。 2.2.2基于EDA工具的FPGA/CPLD开发流程 FPGA/CPLD的开发流程:设计开始首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本方式(如VHDL, Verilog-HDL程序)或图形方式(原理图、状态图等)表达出来。 完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合准备。 在此，对于多数EDA软件来说，最初的设计究竟采用哪一种输入形式是可选的，也可混合使用。 一般原理图输入方式比较容易掌握，直观方便，所画的电路原理图(请注意，这种原理图与利用PROTEL画的原理图有本质的区别)与传统的器件连接方式完全一样，很容易为人接受，而且编辑器中有许多现成的单元器件可资利用，自己也可以根据需要设计元件(元件的功能可用HDL表达，也可仍用原理图表达)。 当然最一般化、最普适性的输入方法是HDL程序的文本方式。 这种方式最为通用。 如果编译后形成的文件是标准VHDL文件，在综合前即可以对所描述的内容进行仿真，称为行为仿真。 即将设计源程序直接送到VHDL仿真器中仿真。 因为此时的仿真只是根据VHDL的语义进行的，与具体电路没有关系。 在仿真中，可以充分发挥VHDL中的适用于仿真控制的语句，对于大型电路系统的设计，这一仿真过程是十分必要的，但一般情况下，可以略去这一步骤. 图2-2 FPGA / CPLD开发流程 设计的第三步是综合，将软件设计与硬件的可实现性挂钩，这是将软件转化为硬件电路的关键步骤。 综合器对源文件的综合是针对某一FPGA/CPLD供应商的产品系列的，因此，综合后的结果具有硬件可实现性。 在综合后，HDL综合器一般可生成EDIF, XNF或VHDL等格式的网表文件，从门级来描述了最基本的门电路结构。 有的EDA软件，具有为设计者将网表文件画成不同层次的电路图的功能。 综合后，可利用产生的网表文件进行功能仿真，以便了解设计描述与设计意图的一致性。 功能仿真仅对设计描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性，如延迟特性。 一般的设计，这一层次的仿真也可略去。 综合通过后必须利用FPGA/CPLD布局/布线适配器将综合后的网表式文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布局布线。 适配完成后，EDA软件将产生针对此项设计的多项结果:1适配报告:内容包括芯片内资源分配与利用、引脚锁定、设计的布尔方程描述情况等;2时序仿真用网表文件;3下载文件，如JED或POF文件;4适配错误报告等。 时序仿真是接近真实器件运行的仿真，仿真过程中己将器件硬件特性考虑进去了，因此仿真精度要高得多。 时序仿真的网表式文件中包含了较为精确的延迟信息。 如果以上的所有过程，包括编译、综合、布线/适配和行为仿真、功能仿真、时序仿真都没有发现问题，即满足原设计的要求，就可以将适配器产生的配置/下载文件通过FPGA/CPLD编程器或下载电缆载入目标芯片FPGA或CPLD中，然后进入如图1-2所示的最后一个步骤:硬件仿真或测试,以便在更真实的环境中检验设计的运行情况。 这里所谓的硬件仿真，是针对ASIC设计而言的。 在ASIC设计中，比较常用的方法是利用FPGA对系统的设计进行功能检测，通过后再将其VHDL设计以ASIC形式实现;而硬件测试则是针对FPGA或CPLD直接用于电路系统的检测而言的。 2.2.3用FPGA/CPLD进行开发的优缺点 我们认为，基于EDA技术的FPGA/CPLD器件的开发应用可以从根本上解决MCU所遇到的问题。 与MCU相比，FPGA/CPLD的优势是多方面的和根本性的: 1.编程方式简便、先进。 FPGA/CPLD产品越来越多地采用了先进的IEEE 1149.1边界扫描测试(BST)技术(由联合测试行动小组，JTAG开发)和ISP(在系统配置编程方式)。 在+5V工作电平下可随时对正在工作的系统上的FPGA/CPLD进行全部或部分地在系统编程，并可进行所谓菊花链式多芯片串行编程，对于SRAM结构的FPGA，其下载编程次数几乎没有限制(如Altera公司的FLEXI 10K系列)。 这种编程方式可轻易地实现红外编程、超声编程或无线编程，或通过电话线远程在线编程。 这些功能在工控、智能仪器仪表、通讯和军事上有特殊用途。 2.高速。 FPGA/CPLD的时钟延迟可达纳秒级，结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。 3.高可靠性。 在高可靠应用领域，MCU的缺憾为FPGA/CPLD的应用留下了很大的用武之地。 除了不存在MCU所特有的复位不可靠与PC可能跑飞等固有缺陷外，FPGA/CPLD的高可靠性还表现在几乎可将整个系统下载于同一芯片中，从而大大缩小了体积，易于管理和屏蔽。 4.开发工具和设计语言标准化，开发周期短。 由于FPGA/CPLD的集成规模非常大，集成度可达数百万门。 因此，FPGA/ CPLD的设计开发必须利用功能强大的EDA工具，通过符合国际标准的硬件描述语言(如VHDL或Verilog-HDL)来进行电子系统设计和产品开发。 由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用的FPGA/ CPLD器件的硬件结构没有关系. 所以设计成功的各类逻辑功能块软件有很好的兼容性和可移植性，它几乎可用于任何型号的FPGA/ CPLD中，由此还可以知识产权的方式得到确认，并被注册成为所谓的IP芯片，从而使得片上系统的产品设计效率大幅度提高。 由于相应的EDA软件功能完善而强大，仿真方式便捷而实时，开发过程形象而直观，兼之硬件因素涉及甚少，因此可以在很短时间内完成十分复杂的系统设计，这正是产品快速进入市场的最宝贵的特征。 美国TI公司认为，一个ASIC 80%的功能可用IP芯片等现成逻辑合成。 EDA专家预言，未来的大系统的FPGA/CPLD设计仅仅是各类再应用逻辑与IP芯片的拼装，其设计周期最少仅数分钟。 5.功能强大，应用广阔。 目前，FPGA/ CPLD可供选择范围很大，可根据不同的应用选用不同容量的芯片。 利用它们可实现几乎任何形式的数字电路或数字系统的设计。 随着这类器件的广泛应用和成本的大幅度下降，FPGA/CPLD在系统中的直接应用率正直逼ASIC的开发。 同时，FPGA/CPLD设计方法也有其局限性。 这主要体现在以下几点: (1)/CPLD设计软件一般需要对电路进行逻辑综合优化((Logic段Synthesis & Optimization)，以得到易于实现的结果，因此，最终设计和原始设计之间在逻辑实现和时延方面具有一定的差异。 从而使传统设计方法中经常采用的一些电路形式(特别是一些异步时序电路)在FPGA/CPLD设计方法中并不适用。 这就要求设计人员更加了解FPGA/CPLD设计软件的特点，才能得到优化的设计; (2)一般采用查找表(LUT)结构(Xilinx), AND-OR结构(Altera)或多路选择器结构(Actel)，这些结构的优点是可编程性，缺点是时延过大，造成原始设计中同步信号之间发生时序偏移。 同时，如果电路较大，需要经过划分才能实现，由于引出端的延迟时间，更加大了延迟时间和时序偏移。 时延问题是ASIC设计当中常见的问题。 要精确地控制电路的时延是非常困难的，特别是在像FPGA/CPLD这样的可编程逻辑当中。 (3). FPGA/CPLD的容量和I/O数目都是有限的，因此，一个较大的电路，需经逻辑划分((Logic Partition)才能用多个FPGA/CPLD芯片实现，划分算法的优劣直接影响设计的性能; (4).由于目标系统的PCB板的修改代价很高，用户一般希望能够在固定的引 分配的前提下对电路进行修改。 但在芯片利用率提高，或者芯片I/O引出端很多的情况下，微小的修改往往会降低芯片的流通率; (5).早期的FPGA芯片不能实现存储器、模拟电路等一些特殊形式的电路。 最新的一些FPGA产品集成了通用的RAM结构。 但这种结构要么利用率不高，要么不完全符合设计者的需要。 这种矛盾来自于FPGA本身的结构局限性，短期内很难得到很好的解决。 6.尽管FPGA实现了ASIC设计的硬件仿真，但是由于FPGA和门阵列、标准单元等传统ASIC形式的延时特性不尽相同，在将FPGA设计转向其他ASIC设计时，仍然存在由于延时不匹配造成设计失败的可能性。 针对这个问题，国际上出现了用FPGA阵列对ASIC进行硬件仿真的系统(如Quicktum公司的硬件仿真系统)。 这种专用的硬件仿真系统利用软硬件结合的方法，用FPGA阵列实现了ASIC快速原型，接入系统进行测试。 该系统可以接受指定的测试点，在FPGA阵列中可以直接观测(就像软件模拟中一样)，所以大大提高了仿真的准确性和效率。 2.3硬件描述语言(HDL) 硬件描述语言(HDL)是相对于一般的计算机软件语言如C, Pascal而言的。 HDL是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能、电路结构和连接方式。 设计者可以利用HDL程序来描述所希望的电路系统，规定其结构特征和电路的行为方式;然后利用综合器和适配器将此程序变成能控制FPGA和CPLD内部结构、并实现相应逻辑功能的门级或更底层的结构网表文件和下载文件。 硬件描述语言具有以下几个优点:a.设计技术齐全，方法灵活，支持广泛。 b.加快了硬件电路的设计周期，降低了硬件电路的设计难度。 c.采用系统早期仿真，在系统设计早期就可发现并排除存在的问题。 d.语言设计可与工艺技术无关。 e.语言标准，规范，易与共享和复用。 就FPGA/CPLD开发来说，VHDL语言是最常用和流行的硬件描述语言之一。 本次设计选用的就是VHDL语言，下面将主要对VHDL语言进行介绍。 2.3.1 VHDL语言简介 VHDL是超高速集成电路硬件描述语言的英文字头缩写简称，其英文全名 是Very-High -Speed Integrated Circuit Hardware Description Language。 它是在70- 80年代中由美国国防部资助的VHSIC(超高速集成电路)项目开发的产品，诞生于1982年。 1987年底，VHDL被IEEE(The Institute of Electrical and产Electronics Engineers)确认为标准硬件描述语言。 自IEEE公布了VHDL的标准版本((IEEE std 1076-1987标准)之后，各EDA公司相继推出了自己的VHDL设计环境。 此后，VHDL在电子设计领域受到了广泛的接受，并逐步取代了原有的非标准HDL。 1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即ANSI/IEEE std1076，1993版本。 1996年IEEE 1076.3成为VHDL综合标准。 VHDL主要用于描述数字系统的结构、行为、功能和接口，非常适用于可编程逻辑芯片的应用设计。 与其它的HDL相比，VHDL具有更强的行为描述能力，从而决定了它成为系统设计领域最佳的硬件描述语言。 强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。 就目前流行的EDA工具和VHDL综合器而言，将基于抽象的行为描述风格的VHDL程序综合成为具体的FPGA和CPLD等目标器件的网表文件己不成问题。 VHDL语言在硬件设计领域的作用将与C和C++在软件设计领域的作用一样，在大规模数字系统的设计中，它将逐步取代如逻辑状态表和逻辑电路图等级别较低的繁琐的硬件描述方法，而成为主要的硬件描述工具，它将成为数字系统设计领域中所有技术人员必须掌握的一种语言。 VHDL和可编程逻辑器件的结合作为一种强有力的设计方式，将为设计者的产品上市带来创纪录的速度 2.3.2 VHDL语言设计步骤 利用VHDL语言进行设计可分为以下几个步骤: 1.设计要求的定义。 在从事设计进行编写VHDL代码之前，必须先对你的设计目的和要求有一个明确的认识。 例如，你要设计的功能是什么?对所需的信号建立时间、时钟/输出时间、最大系统工作频率、关键的路径等这些要求，要有一个明确的定义，这将有助于你的设计，然后再选择适当的设计方式和相应的器件结构，进行设计的综合。 2.用VHDL语言进行设计描述。 (1)应决定设计方式，设计方式一般说来有三种:自顶向下设计，自底向上设计，平坦式设计。 前两种方式包括设计阶层的生成，而后一种方式将描述的电路当作单模块电路来进行的。 自顶向下的处理方式要求将你的设计划分成不同的功能元件，每个元件具有专门定义的输入和输出，并执行专门的逻辑功能。 首先生成一个由各功能元件相互连接形成的顶层模块来做成一个网表，然后再设计其中的各个元件。 而自底向上的处理方法正好相反。 平坦式设计则是指所有功能元件均在同一层和同一图中详细进行的。 (2)编写设计代码。 编写VHDL语言的代码与编写其它计算机程序语言的代码有很大的不同，你必须清醒地认识到你正在设计硬件，编写的VHDL代码必须能够综合到采用可编程逻辑器件来实现的数字逻辑之中。 懂得EDA工具中仿真软件和综合软件的大致工作过程，将有助于编写出优秀的代码。 3.用VHDL仿真器对VHDL原代码进行功能仿真。 对于大型设计，采用VHDL仿真软件对其进行仿真可以节省时间，可以在设计的早期阶段检测到设计中的错误，从而进行修正，以便尽可能地减少对设计日程计划的影响。 因为对于大型设计，其综合优化、配置往往要花费好几个小时，在综合之前对原代码仿真，就可以大大减少设计重复和修正错误的次数和时间。 但对于小型设计，则往往不需要先对VHDL原代码进行仿真，即使做了，意义也不大。 因为对于小型设计，其综合优化、配置花费的时间不多，而且在综合优化之后，你往往会发现为了实现性能目标，将需要修改你的设计。 在这种情况下，用户事先在原代码仿真时所花费的时间是毫无意义的，因为一旦改变设计，还必须重新再做仿真。 4.利用VHDL综合优化软件对VHDL原代码进行综合优化处理。 选择目标器件、输入约束条件后，VHDL综合优化软件工具将对VHDL原代码进行处理，产生一个优化了的网络表，并可以进行粗略的时序仿真。 综合优化软件工具大致的处理过程如下:首先检测语法和语意错误;然后进行综合处理，对CPLD器件而言，将得到一组工艺专用逻辑方程，对FPGA器件而言，将得到一个工艺专用网表;最后进行优化处理，对CPLD的优化通常包括将逻辑化简为乘积项的最小和式，降低任何给定的表达式所需的逻辑块输入数，这些方程进一步通过器件专用优化来实现资源配置。 对FPGA的优化通常也需要用乘积项的和式来表达逻辑，方程系统可基于器件专用资源和驱动优化目标指引来实现因式分解，分解的因子可用来对实现的有效性进行评估，其准则可用来决定是对方程序系统进行不同的因式分解还是保持现有的因子。 准则通常是指分享共同因子的能力，即可以被暂存，以便于和任何新生成的因子相比较。 5.配置。 将综合优化处理后得到的优化了的网络表，安放到前面选定的CPLD或FPGA目标器件之中，这一过程称为配置。 在优化

---

---

相关标签： 创业、 自动驾驶、 互联网、 新商业、 物联网、 无人驾驶、 游戏、 最前线、 上市、 车联网、 房产、 投资、 教育、 网红经济、 科技、 36氪首发、 新经济、 职业、 汽车、 资讯、 资本市场、 股票、 最前沿、 黑科技、

上一篇：融资成功创新科技沧穹科技院士创业室内定位

下一篇：潇湘新时氪乐尔乐皇家小虎入选2024福布斯中